ELECTRONIQUE 3D
L'ELECTRONIQUE FACILE ET AMUSANTE
Pour que le site continue,
 un don est bienvenu 


Le Transistor FET

Le transistor FET
- Nicolas, voici la suite sur les semi-conducteurs. J'ai abordé le sujet avec la description et la polarisation du transistor bipolaire ainsi que de la diode. Aujourd'hui, voici la description et la polarisation du transistor FET. 

 
- Où la la, vas-y doucement , c'est les vacances de pâques... 

 
- Nicolas, la désignation FET vient de l'anglais Field Effect Transistor. Cela veut dire Transistor à Effet de Champ, mais vu que l'on est en France, il est permis sous nos latitudes de l'appeler TEC.

 
Avant de commencer, il vaut mieux que tu imprègnes ta boite à méninges sur les pages concernant les diodes et les transistors. Je ne vais tout de même pas me dilater la rate à t'expliquer tout cela pour des cacahuètes ... (si le lecteur à un doute, il y va aussi). 

- Qu'est-ce qu'un FET

- Tout comme la diode et le transistor, le FET est composé de semi-conducteurs plus ou moins dopés. On prend un cristal semi-conducteur, on le dope avec un excès d'électrons, comme ces électrons sont des porteurs de charges négatives, Le FET sera appelé de type N. Ceci constitue le canal. Il y a aussi les FET de type P, (comme le transistor, la polarité sur ses broches change).
- Si l'on établit un contact électrique aux deux extrémités, les électrons de la pile vont traverser le semi-conducteur, du moins au plus, avec d'autant plus d'aisance que le semi conducteur est déjà majoritaire en charges négatives. Vu de l'intérieur du cristal, ces électrons arrivent d'un coté (la Source) et sortent de l'autre côté (le Drain). Figure 1 .
- À ce stade, notre cristal ne sert pas à grand chose, sauf si l'on ajoute une troisième broche (la Grille ou Gate). Cette broche est reliée à un semi-conducteur de type P entourant le cristal. Figure 2
La zone de séparation entre ces deux semi-conducteurs forme une jonction PN, comme dans une diode.

- Cette jonction PN crée une zone dite de déplétion, c'est-à-dire que les porteurs majoritaires vont se combiner avec les porteurs minoritaires, (c'est normal, la nature fait que les choses s'équilibrent). Cette zone se comportant comme un isolant, elle réduit le passage des électrons dans le cristal (voir flèches incurvées, Figure 2). 
Tu vois sur cette figure que la grille est au même potentiel que la source (négatif), mais si l'on relie la grille à un potentiel plus négatif que la source, cela aura pour effet de rendre encore plus importante cette zone de déplétion, empêchant d'avantage les électrons de circuler entre source et drain. Figure 3. 
À partir de là, il est aisé de comprendre que la résistance au passage du courant varie dans le cristal entre drain et source, en fonction de la tension inverse (négative) appliquée sur la grille. Cette résistance entre le drain-source s'appelle Rds. (Résistance drain source). 
 
Le cristal du FET se comporte comme une résistance variable alors... 
Bien vu, c'est cela... Je vois que tu suis... 

- Nicolas, cette description est très simplifiée, mais elle a le mérite de comprendre le principe du FET. Les dessins ci-dessus ont été fait uniquement pour cette compréhension, car en réalité, le transistor est fabriqué en procédé planar.
- Ainsi fabriqué, le semi-conducteur comporte à sa base une couche de type P (le substrat) celle-ci est reliée électriquement à la grille de même type située dessus. Au milieu, une couche de semi-conducteur de type N, au-dessus de chaque côté de la grille sont disposés le drain et la source.  

À la vue de tout ceci, tu as compris que le FET se pilote par une tension sur la grille, contrairement au transistor bipolaire, qui lui se pilote par un courant sur sa base
 
- Similitude entre le transistor bipolaire et le transistor FET.
  
- Tout comme le transistor bipolaire le FET possède donc trois broches. Le collecteur correspond au Drain. La base correspond à la Grille. L'émetteur correspond à la Source.
- La différence entre un FET canal P ou N est la polarisation, comme pour le transistor. Note Nicolas, la direction de la flèche (grille). À savoir que le FET canal P est rarement utilisé
- Tu sais que pour les transistors bipolaires, il y a 3 montages fondamentaux. Collecteur commun, Émetteur commun, Base commune. Il est est de même pour le FET. 

- Mais l'énorme avantage du FET par rapport au transistor bipolaire est son impédance d'entrée, qui se compte centaines de mégohms. C'est pourquoi on le préfère pour certaines applications au transistor bipolaire. Tu as vu Nicolas, sur la page transistor que l'on obtient un courant Ic en fournissant un courant de base Ib, selon la formule Ic=Ib * gain du transistor. Le transistor prélève donc de l'énergie sur le signal de la base. Au contraire avec le FET, sur la jonction grille il n'y a que très peu d'énergie, aucun courant n'y circule, si ce n'est que le très faible courant de fuite, quelques µ Ampère voir moins. Il en résulte une très grande impédance d'entrée
 
 
- La résistance Rds varie donc avec la tension (inverse) appliquée sur la jonction grille-canal, si Vgs=Vp la zone de déplétion ferme pour ainsi dire complètement le canal. La résistance Rds tend vers l'infini. C'est le phénomène de pincement
 
- Sur les datasheet de ces transistors, tu verras plusieurs sigles qu'il te faut savoir, il en dépend de la santé du composant. 

Tableau 1
Vds = Tension maximale Drain et Source. 
Vdg = Tension maximale Drain Gate. 
Vgs = Tension négative maximale Gate Source 
Idss = Courant maximal sur le Drain. 
Vgs = Valeur maxi de la tension Gate-Source. 
Ptot = Puissance maxi à la température ambiante (25°) 
Vgs/off = Tension négative maximale sur la Gate.
- S'ajoute pour la polarisation Vgs/off et Yfs. Yfs est donnée en millimho (mmho où en µmho). 
- Polarisation du transistor FET : 
-Tout comme le transistor bipolaire, le FET peut amplifier un signal, mais il faudra polariser le FET de façon à obtenir le minimum de distorsion du signal. Voir à ce sujet la page transistor et sa polarisation. Pour se faire, il faut voire un peu les caractéristiques du FET... 
 
- Commençons par le montage de la figure 4 avec un FET de type N. 

- Tu vois Nicolas, en figure 4, que la grille et la source sont reliées à la masse, imposant le zéro volt. Une alimentation réglable (Alime1), permet de faire varier la tension Vds. Un milliampère mesure le courant Id. Maintenant, augmentons cette tension. Tu constates sur le graphique (à droite de la figure 4) que Id augmente aussi progressivement à partir du zéro volt, en fonction de Vds, et ce jusqu'à la tension Vp (zone 1). Au-delà, malgré une augmentation Vds, ce courant Idss reste pratiquement constant (zone 2). Bien sur, il y à une limite à ne pas dépasser pour Vds et Idss. (voire tableau 1). Si cette limite de Vds est atteinte Id augmente brusquement jusqu'au claquage du FET, (fin de la zone 2 en rouge). 
 
Figure 5 : 

- Maintenant, on fait varier Vgs à l'aide d'une autre alimentation, (Alime2, figure 5). Attention à la polarité de cette alimentation, le plus est relié à la masse, tu te souviens que la grille doit être négative par rapport à la source. Maintenant, on fait varier la tension Vgs de moins 1 en moins 1 volt, et à chaque fois, comme sur la figure 4, on fait varier Vds. Les caractéristiques obtenues sont visibles à côté à droite. Ces courbes sont de mêmes allures, mais décalées les unes au-dessus des autres en fonction de Vgs. Ces courbes peuvent être partagées en deux zones, zone 1 et zone 2 (à partir du coude ou Id devient pour ainsi dire, constant). 
- Dans la zone 1, tant que la tension Vds est inférieure au point Vp, le courant Id dépend de Vgs et de Vds. Au-delà de ce point Vp=0, Id ne dépend plus que de Vgs et ne varie pas avec Vds, (zone 2). C'est dans cette zone 2 que l'on se placera pour la polarisation du FET
- La zone 1 correspond environ à la zone ohmique (partie grisée), le transistor se comporte comme une résistance. La valeur de cette résistance dépend de Vds, c'est le RDSon dans les datasheet. 
 
Figure 6 :
- On peut aussi à partir de cela, tracer un autre graphique (fig 6- graphique 1), représentant les variations de courants Id, en fonction de la tension grille Vgs. (tensions toujours négatives). À chaque tension -V correspond une intensité Id. (noté I). Il en résulte le point M sur la courbe. 
- Nicolas, tu constates également d'abord si Vgs= 0, Id prend une valeur maximale notée Idss sur le graphique 1. Deuxièmement si Vgs décroit (en négatif), Id décroit également jusqu'à atteindre zéro, au point noté -Vp, (tension de pincement, le transistor est bloqué). 
 
Pente du transistor FET : 

- La pente du transistor FET permet de calculer le gain de celui-ci. 
 
Figure 7 :
Figure dilatée du graphique 1
- Prenons pour commencer une tension Vgs= -1V , pour cette tension grille, correspond un courant drain I1, correspondant au point M1 sur la courbe. Si l'on fait varier légèrement Vgs autour du point défini (-1V), cela se traduit par une variation du point M entre A1 et A2. Par conséquent, le courant Id varie lui aussi autour de I1 en A1 et A2. On peut donc déduire que la pente au point M est égale à Id/Vgs. Cette pente se mesure en milliampères/Volt, (mA/V). 
La pente dépend du point de fonctionnement Vgs. Si l'on prend en effet Vgs= -3 V, et si l'on applique la même variation Vgs que précédemment, la variation Id est plus petite. La pente M2 à donc diminuée. 
 
Dans le montage en amplificateur, on polarise le FET, de façon tel que l'on se trouve dans la zone la plus linéaire de la courbe (ici Vgs= -1 (M1)). Ceci pour obtenir plus de gain sans trop de distorsion sur le signal... Vue plus explicite en cliquant sur la figure 7. 
 
Ainsi donc la pente d'un transistor FET augmente lorsque l'intensité du courant drain augmente. Ensuite, on voit bien que c'est une tension appliquée sur la grille, qui permet le passage du courant entre drain et source. 

 
- Après avoir passé la théorie en revue, enfin presque, nous allons nous attaquer à la polarisation d'un transistor FET. 
- Polarisation d'un transistor FET
:  
- La polarisation d'un transistor consiste à fixer les tensions de repos, sans signal à l'entrée, dans le but d'obtenir un bon fonctionnement lorsqu'il y aura un signal à traiter.

Nicolas, si tu as lu la page traitant du transistor bipolaire, tu sais qu'il y a de fortes divergences sur les caractéristiques de ceux-ci. Et bien avec le transistor FET c'est pire, pas un qui ressemble à l'autre, même entre deux transistors d'appellation identique. Il ne faut donc pas s'attendre à retrouver sur une maquette d'essais, les valeurs calculées sur le papier. -Par exemple le courant drain Idss et la tension de pincement Vp, peuvent varier d'un facteur de un à quatre, pour un même transistor FET. Divers essais avec les simulateurs TINA et ISIS, donnent des résultats différents eux aussi. 
- Donc il faut faire avec. 


- Au pifomètre quoi ! 



- Attends Nicolas... Le pifomètre de l'électronicien est un instrument relatif de haute précision... Rien à voir avec le pifomètre utilisé en météorologie, non non... 
Sais-tu que leur pifomètre est utilisé conjointement, avec un pluviomètre à pédales, percé dans le fond afin d'éviter tout débordement, et pour affiner la précision relative, ces deux bidules sont associés à un anémomètre à double changement de vitesse au poignet... 
Malgré tous ces accessoires, il demeure néanmoins un décalage entre prévision et temps effectif.

 
- Cela est dû au temps qu'il fait, quoi !. 


- Voilà, et bien pour le FET c'est pareil... 
Nicolas, en électronique le pifomètre permet de maîtriser l'impondérable. Rappelle-toi de cela.

- Ah bon ? 

-Hé oui... Ceci est indispensable quand l'inconcevable s'affiche sur le multimètre où sur un oscilloscope...  
Bon revenons à nos moutons.
- Montage source commune : 
 
- La polarisation la plus utilisée est dite "polarisation automatique". 

- Avec cette polarisation, si le courant du drain augmente, la chute de tension dans la résistance source RS augmente (U=R*I), cela a pour conséquence de diminuer la conduction du canal, et par conséquent le courant du drain. Il y a donc stabilisation du point de fonctionnement. D'où l'appellation "polarisation automatique". 
 
- Il faut se fixer une tension moyenne sur drain, pour obtenir le maximum de tension (gain) avant écrêtage du signal, (comme pour le transistor). Cette tension de repos sera donc à peu près la tension d'alimentation du montage, moins la tension de la source, le tout divisé par deux. Soit une tension d'alimentation de 12 volts, si la source est portée à 1 volt. La tension de repos = (12-1)/2 = 5,5Volts.

- Les courbes correspondent du FET 2N 3819.

- Calcul de Rs et Rd: 
 
- Il n'est pas besoin de savants calculs. Il y aura toujours un décalage entre le calcul et la pratique, vu la grande dispersion des caractéristiques d'un FET 2N3819, . 
 
- Vu ce qui à été dit sur la description, pour cette démo je prends Vgs= 0,6V. (Output Charactéristics), ce qui correspond à Id= 0,003A environ. (voir graphique ci-dessus et voir graphique 2, figure 6). Sachant que dans un transistor FET Id=Is, il est facile de calculer ces deux résistances. 
 
- Soit une alimentation de 12 volts. Vgs étant choisi à 0,6V, et Id= 0,003A, on en déduit que la résistance Rs= 0,6V/0,003=200 Ohms, tension de repos sur le Drain= (12-0,6)/2= 5,7V. Rd=5,7/0.003= 1900 Ω. Mais vu que ces calculs ne sont valables que très rarement. Le mieux est de prendre pour Rd une résistance ajustable de 4,7K ou 10K, afin de régler la tension de repos entre 5,7 volts et 6 Volts. Cette tension doit être mesurée entre source et drain. Voir figure 1 ci-dessous. 
 
- Examen du montage sur simulateur :

- La résistance de charge R3 est de 47K. Tension sur l'entrée 100 mVcc. 
 
- Pour un signal de 0,1 volt en entrée, on retrouve en sortie une tension amplifiée de 16,8 dB environ, et en opposition de phase comme pour le transistor bipolaire. 
Un essai sur table, avec des valeurs de résistances normalisées de Rs=220 Ohms et Rd= 1800 Ohms, le gain est de 8 (18 dB), ce qui est environ le rapport de Rd/Rs. 
 
- L'impédance d'entrée du montage est de 1 MΩ, fixé par R1. Comme la résistance d'entrée d'un FET est énorme, c'est R1 qui fixe en fait l'impédance d'entrée du montage. Cette résistance peut varier jusqu'à 10 MΩ et plus. C'est l'atout majeur de FET. Avec une résistance R1 de 1M Ohms, le condensateur C1 peut avoir une faible valeur, 
100 Nf par exemple. Ne pas oublier tout de même que trop faible, elle limite les basses fréquences, voir réponse en fréquence ci-dessus. 
- La contre-réaction produite par R2 limite le gain, ici 16,8 dB environ sur le simulateur. Il est possible, comme pour le transistor bipolaire, de mettre en parallèle une capacité chimique. Cette capacité cour-circuite en alternatif R3, augmente notablement le gain. Voir figure ci-dessous, gain = 28 dB environs. Il est possible de faire varier le gain en insérant un ajustable, comme indiqué ci-dessous (montage sur simulateur 3). Ici le gain variant de 16 à 28 dB environ (sur le simulateur). 
 
- Ce gain peut être approximativement calculé où la valeur d'Yfs intervient. Pour le 2N3819, elle est au minimum de 1,6 mmho, c'est tout ce que l'on donne comme valeur sur certain datasheet, parfois, il est indiqué une valeur moyenne de 5,5. 
- La formule est (Rd-Rs)*Yfs. Sur le simulateur Rd est égale environ à 4,7K/2= 2,35 (l'ajustable étant réglé au milieu). Le calcul donne donc un gain de: (2,35K - 0,220K)*5,5= 11,7 fois soit 21 dB.

- Nicolas, tu vois ici, le résultat sur simulateur, dans la réalité après essais sur table, le gain est de 21 dB environ. Ce qui correspond à peu près aux calculs, le simulateur étant généreux en affichant 28 dB. 


Hum... Tu as dit plus haut que la grille devait être négative par rapport à la source pour rendre conducteur un FET. Là, je vois que la grille est à zéro volt par R3. Alors ? 

 

Hé bien, elle y est !. Ceci grâce à R1, la tension aux bornes de R1 est positive par rapport à la masse. La grille étant à la masse via R1, elle est donc négative par rapport à la source !.  
- Test sur platine d'essai. 
 
Oscillogramme : Transistor utilisé 2N 3819. Trace du haut 0,100 mV division (entrée), la sortie est la trace du bas 0,5 V division. Le signal est triangulaire. 

- Plusieurs transistors 2N3819 ont été testés. À chaque fois, la tension de repos à due être ajustée par RV1. 
 
- Si l'on a affaire à des petits signaux, un gain plus important peut être obtenu. Dans ce cas, je prends Id= 0,001A, sur le graphique (Output Charactéristics), pour Vds à 6 Volts Vgs=1,2V. Donc Rs= 1,2V/0,001= 1,2 K, Rd= (12-1,2)/2= 10.8K (10K). Le gain ainsi obtenu est de 25 dB (18 fois) sur plaque d'essai. 
 
- On voit que le gain obtenu n'est pas très grand, si l'on veut faire un pré-ampli à transistors FET, avec un gain plus important il est souhaitable de le faire avec deux FET plutôt qu'un, en partageant le gain total entre les deux. Ceci afin de limiter la distorsion. La zone linéaire de la pente d'un FET n'étant pas très grande. 
 
- De par sa grande impédance d'entrée, le FET est le plus souvent utilisé comme premier étage avec un faible gain, et de le faire suivre par un ou des transistors bipolaires, apportant une amplification plus importante. 
 
- Voici ce genre de schéma : Figure 1:
- Protection de la grille d'un FET : Figure 2 
 
- Si une tension trop positive où négative apparaît sur la grille par rapport à la masse, le FET ne va pas apprécier. Il est donc conseillé de protéger l'entrée par deux diodes. La partie protection est R1 et D1_D2. Ces deux diodes montées tête-bêche, écrêtent le signal à 0,7 volt environ. Le condensateur C2 est là pour compenser la perte aux hautes fréquences. R1 formant un filtre passe bas avec les capacités parasites des diodes et celle du FET. 
 
- Montage collecteur commun : Il est utilisé comme adaptateur d'impédance. 
 
La sortie, cette fois se fait sur la source du FET.
Figure 3
Entrée trace du haut (0,1V division)
- Le montage collecteur commun n'apporte aucun gain, voir une perte sur le signal, le signal restant en phase, voir oscillogramme ci-dessus (0,1V division). La perte du signal sur la source n'apparaît pas sur l'oscillogramme, n'oublions pas que c'est un simulateur. 
 
Ma façon de calculer est. (pour Vgs=1V et Id= 0,003A). 
 
- Je porte la différence de potentiel de Rs à 6V (U alim/2). La grille devant être négative par rapport à la source. Le potentiel de la grille sera donc de 6-1= 5 Volts. RS est donc égale à 6/0,003= 2000 Ohms (2200 Ohms valeur normalisée). R3 devra être au moins égal à 10 fois R4 environs. Je prends par exemple 47K, reste plus qu'à calculer R2. 
- R2= R3*(12v-5v) - R1= 65,8K = 68K normalisée. Pour le calcul des ponts diviseurs Resdivider1.0.0.2: (ZIP)
C'est R1 qui fixe l'impédance du montage, ici 1 MΩ. R3 est mis en parallèle sur celle-ci, mais vu sa faible valeur, elle n'abaisse que très peu la valeur de R1. On peut cependant se passer de R1, et mettre des résistances de 1MΩ pour R3, par exemple et calculer R2 en conséquence.

- On voit mieux ici la perte du signal en sortie (trace du bas, et 0,1V division les deux traces).
- Voilà pour ce qui est de la polarisation, il y en à d'autres mais moins utilisées. Le FET est surtout utilisé pour les petits signaux. 

- Comme dit au début de la page, le FET peut être utilisé en résistance variable, C'est le Rds(on) des datasheet (voir début de page). On utilise ce principe dans les préamplificateurs-compresseurs par exemple. 
Le FET est installé le plus souvent dans la boucle de contre-réaction du préampli, limitant le gain de celui-ci du niveau de sortie. La tension négative nécessaire pour piloter le FET BF245 en résistance variable, provient du signal de sortie, ou seules les alternances négatives sont redressées par une diode. Ci-dessous D1.
- Voici, vu sur internet un tel schéma:
- Bien que ce schéma soit issu d'un site marqué en filigrane, aussi loin que je peux remonter en mémoire, je peux dire avec quasi-certitude, que ce schéma a pour origine un montage paru dans la revue Elektor, il y a bien longtemps. Rendons à César ce qui est à César... 
 
- Voilà Nicolas, ce que je peux te dire sur le FET. Tu connais maintenant sont utilité, et le polariser, sans entrer dans d'interminables formules et autres équations... 
Recherche sur le site
Recherche sur le web, axée sur l'électronique